LPC2388FBD144K ARM7 LPC2300 Microcontrolador IC de 16/32-bit 72MHz 512KB (512K x 8) FLASH

LPC2388FBD144K ARM7 LPC2300 Microcontrolador IC de 16/32-bit 72MHz 512KB

512K x 8 flash

Descripción

El microcontrolador LPC2388 está basado en una CPU ARM7TDMI-S de 16/32 bits con emulación en tiempo real que

Combina el microcontrolador con 512 kB de memoria flash de alta velocidad.

La interfaz y una arquitectura aceleradora única permiten la ejecución de código de 32 bits a la velocidad máxima de reloj.

Para el rendimiento crítico en las rutinas de servicio de interrupción y en los algoritmos DSP, esto aumenta el rendimiento hasta

Para aplicaciones de tamaño de código crítico, el modo Thumb alternativo de 16 bits reduce el

El LPC2388 es ideal para el uso en serie multipropósito.

El dispositivo incluye un controlador de acceso a medios Ethernet (MAC) de 10/100, un controlador de acceso a medios USB y un controlador de acceso a medios Ethernet de 10/100.

Dispositivo/host/OTG con 4 kB de memoria RAM de punto final, cuatro UART, dos canales CAN, una interfaz SPI, dos

Puertos serie sincronizados (SSP), tres interfaces de bus I2C, una interfaz de bus I2S y una memoria externa

Esta mezcla de interfaces de comunicaciones en serie combinadas con un chip de 4 MHz interno

oscilador, SRAM de 64 kB, SRAM de 16 kB para Ethernet, SRAM de 16 kB para USB y uso general,

Junto con la SRAM de 2 kB alimentada por batería, este dispositivo es muy adecuado para puertas de enlace de comunicación.

y convertidores de protocolo. Varios temporizadores de 32 bits, un ADC de 10 bits mejorado, un DAC de 10 bits, una unidad PWM, un CAN

Unidad de control y hasta 104 líneas GPIO rápidas con hasta 50 bordes y hasta cuatro niveles de sensibilidad externa

Los microcontroladores con pin de interrupción son especialmente adecuados para sistemas de control industrial y médicos.

Características

• Procesador ARM7TDMI-S, funcionando hasta a 72 MHz.
• Hasta 512 kB de memoria flash de programa en el chip con programación en el sistema (ISP) y en la aplicaciónCapacidades de programación (IAP). La memoria flash del programa está en el bus ARMlocal para acceder a la CPU de alto rendimiento.
• 64 kB de SRAM en el bus local de ARM para el acceso a la CPU de alto rendimiento.
• 16 kB SRAM para interfaz Ethernet. También se puede usar como SRAM de propósito general.
• 16 kB de SRAM para uso DMA de uso general también accesible por USB.
• Sistema dual de bus avanzado de alto rendimiento (AHB) que permite la ejecución simultánea de Ethernet DMA, USB DMA y de programas a partir de flash en el chip, sin que exista ninguna relación entre esas funciones.Un puente de bus permite al DMA Ethernet acceder al otro subsistema AHB.
• EMC proporciona soporte para dispositivos estáticos como flash y SRAM, así como periféricos mapeados fuera de la memoria del chip.
• Controlador avanzado de interrupciones vectoriales (VIC), que admite hasta 32 interrupciones vectoriales
• Controlador DMA de propósito general (GPDMA) en AHB que puede utilizarse con las interfaces SSP, el puerto de bus I2S y el puerto de tarjeta Secure Digital/MultiMediaCard (SD/MMC),así como para transferencias de memoria a memoria.
• Interfaces en serie:
• Ethernet MAC con controlador DMA asociado.
• Dispositivo/host/OTG USB 2.0 con PHY en el chip y controlador DMA asociado.
• Cuatro UARTs con generación de velocidad de baud fraccionaria, uno con control de modem I / O, uno con soporte IrDA, todos con FIFO.
• Control CAN con dos canales.
• El controlador SPI.
• Dos controladores SSP, con capacidades FIFO y multiprotocolo. Uno es un alternativo para el puerto SPI, compartiendo su interruptor y pines. Estos pueden usarse con el controlador GPDMA.
• Tres interfaces de bus I2C (una con drenaje abierto y dos con pines de puerto estándar).
• Interfaz I2S (Inter-IC Sound) para la entrada o salida de audio digital.Se puede utilizar con el GPDMA.
• Otros periféricos:interfaz de tarjeta de memoria SD/MMC.
• 104 Pinos de E/S de uso general con resistencias de levantamiento y bajada configurables.
• ADC de 10 bits con multiplexación de entrada entre 8 pines.
• El DAC de 10 bits.
• Cuatro temporizadores/contadores de uso general con 8 entradas de captura y 10 salidas de comparación.
• Un PWM/bloque de temporizador con soporte para el control del motor trifásico.
• Reloj en tiempo real (RTC) con pin de alimentación separado, la fuente del reloj puede ser el RTCoscillator o el reloj APB.
• 2 kB de SRAM alimentados por el pin de alimentación de RTC, lo que permite almacenar datos cuando el resto del chip está apagado.
• WatchDog Timer (WDT): el WDT se puede marcar desde el oscilador RC interno, el oscilador RTC o el reloj APB.
• Interfaz estándar de prueba y depuración de ARM para la compatibilidad con las herramientas existentes.
• El módulo de seguimiento de emulación admite el seguimiento en tiempo real.
• Fuente de alimentación única de 3,3 V (3,0 V a 3,6 V). Cuatro modos de potencia reducida: parado, en reposo, apagado y apagado profundo.
• Cuatro entradas de interrupción externas configurables como sensibles al borde / nivel. Todos los pines en el puerto 0 y el puerto 2 se pueden usar como fuentes de interrupción sensibles al borde.
• Despertamiento del procesador desde el modo de apagado mediante cualquier interruptor capaz de operar durante el modo de apagado (incluye interrupciones externas, interrupción RTC, actividad USB, interrupción de despertar Ethernet).
• Dos dominios de potencia independientes permiten ajustar el consumo de energía en función de las características necesarias.
• Cada periférico tiene su propio divisor de reloj para un mayor ahorro de energía.
• Detección de apagones con umbrales separados para interrupción y reinicio forzado.
• Reinicio de energía en el chip.
• Oscilador de cristal incorporado en el chip con un rango de funcionamiento de 1 MHz a 25 MHz