9ZML1233EKILF Clock Buffer 9ZML1233E DB1200ZL MUX DERIV +WRTLK ICs de circuitos integrados
9ZML1233EKILF. El número y el número de los agentes
,9ZML1233EKILF IC de amortiguador de reloj
,Circuitos integrados de amortiguador de reloj
9ZML1233EKILF Clock Buffer 9ZML1233E DB1200ZL MUX DERIV + WRTLK
| TDI | |
| Categoría de producto: | Buffer de reloj |
| La norma RoHS: | Detalles |
| 12 Producción | |
| 3.6 ns | |
| HCSL | |
| VFQFPN-72 y sus componentes | |
| Diferencial | |
| 400 MHz | |
| 3.135 V | |
| 3.465 V | |
| 9ZML1233: las condiciones de los productos | |
| - 40 ° C. | |
| + 85 C | |
| Marca: | TDI |
| Ciclo de trabajo - Máximo: | 55 por ciento |
| Alturas: | 1 mm |
| Duración: | 10 mm |
| Sensibilidad a la humedad: | - ¿ Qué? |
| Estilo de montaje: | DSM/SMT |
| Corriente de suministro de funcionamiento: | 22 mA |
| Embalaje: | Envases |
| Producto: | Buffers de reloj |
| Tipo de producto: | Buffers de reloj |
| Subcategoría: | IC de relojes y temporizadores |
| Tipo de vehículo: | Ruido de fase baja |
| Ancho: | 10 mm |
| Peso unitario: | 2.425891 onzas |
Descripción
El 9ZML1233E/9ZML1253E es la segunda generación de derivados DB1200ZL mejorados de rendimiento.
Las piezas son actualizaciones compatibles con pines a la 9ZML1232B, al tiempo que ofrecen un mejor movimiento de fase.
El rendimiento: una retroalimentación externa fija mantiene una baja deriva para las aplicaciones críticas de QPI/UPI, mientras que cada entrada
El canal dispone de un software ajustable de entrada a salida de retraso para facilitar la gestión de retrasos de transporte para las empresas de hoy en día.
Los 9ZML1233E y 9ZML1253E tienen un pin de bloqueo de escritura de SMBus para aumentar el número de servidores.
seguridad del dispositivo y del sistema.
Características
▪ Función de bloqueo de escritura SMBus; aumenta la seguridad del sistema
▪ 2 líneas de retraso de entrada a salida configurables por software; gestión del retraso de transporte para topologías complejas
▪ Salidas LP-HCSL; elimina 24 resistencias, ahorra 41 mm2 de área ((1233E)
▪ Salidas LP-HCSL con 85Ω Zout; eliminación de 48 resistencias, ahorro de 82 mm2 de área (1253E)
▪ 12 pines OE#; control de hardware de cada salida
▪ 3 direcciones SMBus seleccionables; varios dispositivos pueden compartir el mismo segmento SMBus
▪ Anchos de banda PLL seleccionables; minimiza el jitter en las topologías PLL en cascada
▪ Control por hardware/SMBus del ancho de banda PLL y el bypass;cambio de modo sin ciclo de potencia
▪ Compatible con el espectro de difusión; pistas que difunden el reloj de entrada para la reducción de EMI
▪ Modo PLL de 100 MHz; soporte UPI
▪ Envase de 10 x 10 mm 72-VFQFPN; pequeño tamaño del tablero
Arquitecturas de reloj PCIe
▪ Reloj común (CC)
▪ Referencia independiente (IR) con y sin espectro extendido
Aplicaciones típicas
▪ Los servidores
▪ Almacenamiento
▪ Hacer contactos
▪ Características de salida de los SSD
▪ 12 pares de salida HCSL de baja potencia (1233E)
▪ 12 pares de salida HCSL de baja potencia (LP) con 85Ω Zout (1253E)
Especificaciones clave
▪ Jitter de un ciclo a otro < 50ps
▪ Desviación de salida a salida < 50ps
▪ Retardo de entrada a salida: 0 segundos por defecto
▪ Variación de retraso de entrada a salida < 50 s
▪ Jitter de fase: PCIe Gen4 < 0,5ps rms
▪ Jitter de fase: UPI > 9.6GB/s < 0.1ps rms
▪ Jitter de fase: IF-UPI < 1,0ps rms
