Circuitos integrados GS8160Z36DGT-200 SRAM 2.5 o 3.3V 512K x 36 18M
Categoría:
circuitos integrados ics
Precio:
Email us for details
Forma de pago:
Paypal, TT, Western Union
Especificaciones
Código de fecha:
Código más reciente
Envío por:
DHL/UPS/FEDEX
Condición:
Nuevo*Original
Garantización:
365 días
Sin plomo:
Conforme a las normas de Rohs
Tiempos de entrega:
Envío inmediato
Paquete:
TQFP-100
Estilo de montaje:
DSM/SMT
Introducción
Circuitos integrados GS8160Z36DGT-200 SRAM 2.5 o 3.3V 512K x 36 18M
| Tecnología GSI | |
| Categoría de producto: | La SRAM |
| La norma RoHS: | Detalles |
| 18 Mbit | |
| 512 k x 36 | |
| 6.5 ns | |
| 200 MHz | |
| En paralelo | |
| 3.6 V | |
| 2.3 V | |
| Las demás: | |
| 0 C | |
| + 85 C | |
| DSM/SMT | |
| TQFP-100: las condiciones de los productos | |
| Envases | |
| Marca: | Tecnología GSI |
| Tipo de memoria: | DEG |
| Sensibilidad a la humedad: | - ¿ Qué? |
| Tipo de producto: | La SRAM |
| La serie: | Se trata de un sistema de control de las emisiones de gases de escape. |
| Subcategoría: | Memoria y almacenamiento de datos |
| Tipo de vehículo: | Línea de tuberías/flujo de transferencia de NBT |
| Peso unitario: | 0.578352 onzas |
Descripción
La GS8160Z36DGT es una SRAM estática síncrona de 18 Mbit.
o otras memorias RAM de lectura/escritura tardía doble o de flujo a través de SRAM de lectura/escritura tardía única, permiten la utilización de
todo el ancho de banda del bus disponible, eliminando la necesidad de insertar ciclos de deselección cuando el dispositivo se cambia
Porque es un dispositivo sincrónico, dirección, entradas de datos y control de lectura / escritura
El control de orden de explosión (LBO) debe estar atado a una potencia de
Las entradas asíncronas incluyen el modo de reposo activado (ZZ) y el modo de salida activado.
Output Enable se puede utilizar para anular el control síncrono de los controladores de salida y girar RAM
Los ciclos de escritura son automáticos internamente y iniciados por el borde ascendente del
Esta característica elimina la generación de pulsos de escritura complejos fuera del chip requeridos por sistemas asíncronos.
El GS8160Z36DGT puede ser configurado por el usuario para operar
en modo de tubería o flujo a través. funcionando como un dispositivo síncrono en tubería, lo que significa que además de
a los registros activados por el borde ascendente que capturan las señales de entrada, el dispositivo incorpora un
Para los ciclos de lectura, los datos de salida de SRAM en tubería se almacenan temporalmente por el borde activado
Registro de salida durante el ciclo de acceso y luego liberado a los controladores de salida en el siguiente borde ascendente del reloj.
Características
- NBT (No Bus Turn Around) funcionalidad permite la utilización de bus de lectura-escritura-lectura de espera cero;- ¿ Qué?
- compatibles con pines tanto con las SRAM de conducción como con las de flujo a través de NtRAMTM, NoBLTM y ZBTTM
- 2.5 V o 3.3 V +10%/~10% de fuente de alimentación del núcleo
- 2.5 V o 3.3 V de alimentación de entrada y salida
- Modo de conducción y flujo configurable por el usuario
- Pin LBO para el modo lineal o interleave Burst
- Pin compatible con dispositivos de 2 Mb, 4 Mb, 8 Mb, 36 Mb, 72 Mb y 144 Mb
- Operación de escritura de bytes (9 bits)
- 3 chips permiten señales para una fácil expansión de profundidad
- Pin ZZ para apagado automático
- Disponible el paquete TQFP de 100 plomo conforme a la Directiva RoHS
Envíe el RFQ
Las existencias:
Cuota de producción:
1pcs
