5V41068APGG Clock Buffer 450 MHz 2.5V LVDS 1:4 Clock Buffer Circuitos integrados IC
| TDI | |
| Categoría de producto: | Encoders, decoders, multiplexers y demultiplexers |
| La norma RoHS: | Detalles |
| Las demás máquinas | |
| 2 Entrada | |
| 1 Producción | |
| 3.135 V | |
| 3.465 V | |
| 0 C | |
| + 70 C | |
| DSM/SMT | |
| TSSOP-16: las instrucciones de los equipos | |
| El tubo | |
| Marca: | TDI |
| Alturas: | 1 mm |
| Duración: | 5 mm |
| Tipo de producto: | Encoders, decoders, multiplexers y demultiplexers |
| La serie: | Se aplicará el procedimiento siguiente: |
| Subcategoría: | Interfaces lógicas |
| Ancho: | 4.4 mm |
| Parte # Alias: | Los datos de las pruebas de detección se deben incluir en el documento de identificación de la empresa. |
| Peso unitario: | 0.006102 onzas |
|
Tipo de producto
|
Descripción
|
|---|---|
|
Categoría
|
|
|
Estado del producto
|
No está disponible
|
|
DigiKey es programable
|
No verificado
|
|
PYR
|
- No, no lo sé.
|
|
Objetivo principal
|
El PCI Express (PCIe)
|
|
Ingreso
|
HCSL
|
|
Producción
|
HCSL y LVDS
|
|
Número de circuitos
|
1
|
|
Ratio - Ingreso:Producción
|
2:1
|
|
Diferencial - Entrada: Salida
|
Sí / Sí
|
|
Frecuencia - máximo
|
200 MHz
|
|
Voltagem - Suministro
|
3.135V ~ 3.465V
|
|
Temperatura de funcionamiento
|
0 °C ~ 70 °C
|
|
Tipo de montaje
|
Montura de la superficie
|
|
Envase / estuche
|
16-TSSOP (0,173", 4,40 mm de ancho)
|
|
Paquete de dispositivos del proveedor
|
16 - TSSOP
|
|
Número del producto de base
|
Descripción general
TDescripciónEl IDT5V41068A es un reloj diferenciado de 2:1 para aplicaciones PCIExpress.
El IDT5V41068A selecciona entre los sistemas PCIe Gen2 y Gen3.
1 de 2 HCSLinputs diferenciales para conducir un único par de salida HCSL diferencial.
a las LVDS.
Aplicaciones recomendadas
• El cambio de reloj en aplicaciones PCIe Gen2 y Gen3
ProducciónCaracterísticas
• Par de salida HCSL con diferenciales de corriente de modo 1 ¢ 0,7 V
Características/beneficios
• Bajo agitación por aditivos; adecuado para su uso en sistemas PCIe Gen2 y Gen3
• paquete TSSOP de 16 pines; pequeña huella de la placa
• Las salidas pueden ser terminadas en LVDS; pueden conducir una mayor variedad de dispositivos
• Pin de control de OE; mejor gestión de la energía del sistema
• Rango de temperatura industrial disponible; soporta aplicaciones integradas exigentesEspecificaciones clave
• Jiter aditivo de ciclo a ciclo < 5 ps• Jiter aditivo de fase (PCIe Gen3) < 0,2 ps
• Frecuencia de funcionamiento de hasta 200 MHz
Información sobre la aplicación
Condensadores de desacoplamiento
Al igual que con cualquier IC de señal mixta de alto rendimiento, el IDT5V41068A debe estar aislado de la alimentación del sistema.
Los condensadores de desacoplamiento de 0,01μF deben conectarse entre cada una de las dos
VDD y el plano de tierra del PCB
