EP2S30F672I5N Configuración mejorada (EPC) Dispositivos Circuitos integrados IC
Categoría:
circuitos integrados ics
Precio:
Email us for details
Forma de pago:
Paypal, TT, Western Union
Especificaciones
Código de fecha:
Código más reciente
Envío por:
DHL/UPS/FEDEX
Condición:
Nuevo*Original
Garantización:
365 días
Sin plomo:
Conforme a las normas de Rohs
Tiempos de entrega:
Envío inmediato
Paquete:
Se trata de la FBGA672
Estilo de montaje:
DSM/SMT
Introducción
EP2S30F672I5N Configuración mejorada (EPC) Dispositivos Circuitos integrados IC
| Altera | |
| Categoría de producto: | Dispositivos de configuración mejorados |
| La norma RoHS: | Detalles |
| DSM/SMT | |
| Se trata de la FBGA672 | |
| Marca: | Las acciones de Texas Instruments |
| Producto: | Dispositivos de configuración mejorados |
| Tipo de producto: | Dispositivos de configuración mejorados |
| Subcategoría: | PMIC - Interfaces integradas de gestión de energía |
| Tipo de vehículo: | Dispositivos de configuración mejorados |
| Peso unitario: | 0.001270 onzas |
Características Los dispositivos EPC ofrecen las siguientes características:
■ Solución de configuración de un solo chip para Altera ACEX 1K, APEX 20K (incluyendo APEX 20K, APEX 20KC,
y APEX 20KE), APEX II, Arria?? GX, Cyclone??,Cyclone II, FLEX?? 10K (incluidos FLEX 10KE y FLEX 10KA),
Dispositivos de mercurio, Stratix II y Stratix II GX
■ Contiene memorias flash de 4, 8 y 16 MB para almacenamiento de datos de configuración
■ La característica de descompresión en el chip casi duplica la densidad de configuración efectiva.
el controlador está combinado en un solo paquete de chips apilados
■ Interfaz flash externa que admite la programación paralela del flash y el acceso del procesador externo a los datos no utilizados
partes de la memoria
■ Bloque de memoria flash o capacidad de protección de sectores mediante la interfaz flash externa
■ Soportado en los dispositivos EPC4 y EPC16
■ soporte en modo página para la reconfiguración remota y local con hasta ocho configuraciones para todo el sistema
■ Compatible con la función de configuración remota del sistema de la serie Stratix ■ Soporta el modo de configuración de byte
paralelo pasivo rápido (FPP) con una salida de datos de 8 bits por ciclo DCLK
■ Soporta la configuración simultánea de n bits (n = 1, 2, 4 y 8) de las FPGA de Altera
Tiempo de reinicio de encendido (POR) de 2 ms o 100 ms seleccionable por pin
■ El reloj de configuración admite fuente de entrada programable y síntesis de frecuencia
■ soporte de fuentes de reloj de configuración múltiple (oscilador interno y pin de entrada de reloj externo)
■ Fuente de reloj externo con frecuencias de hasta 100 MHz ■ Oscilador interno por defecto a 10 MHz y puede
programa el oscilador interno para frecuencias más altas de 33, 50 y 66 MHz
■ Se admite la síntesis de reloj mediante un contador de división programable por el usuario
■ Disponible en el paquete cuadrado de plástico de 100 pines (PQFP) y en el paquete UltraFineLine BGA (UFBGA) de 88 pines
■ Migración vertical entre todos los dispositivos compatibles con el paquete PQFP de 100 pines
■ tensión de alimentación de 3,3 V (núcleo e I/O)
■ Hardware compatible con la especificación de programabilidad en el sistema (ISP) IEEE Std. 1532
utilizando Jam Standard Test y lenguaje de programación (STAPL)
■ Soporta el escaneo de límites de JTAG
■ El pin nINIT_CONF permite que la instrucción JTAG privada inicie la configuración FPGA
■ Resistencia interna de arranque en el pin nINIT_CONF siempre activada
■ Resistencias internas débiles programables por el usuario en pines nCS y OE
■ Resistencias internas de tracción débil en direcciones y líneas de control de interfaces de flash externas, retención de buses en líneas de datos
■ Modo de espera con un consumo de energía reducido
Envíe el RFQ
Las existencias:
Cuota de producción:
1pcs
