GS8320Z36AGT-200 SRAM 2.5 o 3.3V 1M x 36 36M IC de circuitos integrados
Categoría:
circuitos integrados ics
Precio:
Email us for details
Forma de pago:
Paypal, TT, Western Union
Especificaciones
Código de fecha:
Código más reciente
Envío por:
DHL/UPS/FEDEX
Condición:
Nuevo*Original
Garantización:
365 días
Sin plomo:
Conforme a las normas de Rohs
Tiempos de entrega:
Envío inmediato
Paquete:
BGA-165
Estilo de montaje:
DSM/SMT
Introducción
GS8320Z36AGT-200 SRAM 2.5 o 3.3V 1M x 36 36M
| Tecnología GSI | |
| Categoría de producto: | La SRAM |
| La norma RoHS: | Detalles |
| 36 Mbit | |
| 1 M x 36 | |
| 6.5 ns | |
| 200 MHz | |
| En paralelo | |
| 3.6 V | |
| 2.3 V | |
| 205 mA, 240 mA | |
| 0 C | |
| + 70 C | |
| DSM/SMT | |
| TQFP-100: las condiciones de los productos | |
| Envases | |
| Marca: | Tecnología GSI |
| Tipo de memoria: | DEG |
| Sensibilidad a la humedad: | - ¿ Qué? |
| Tipo de producto: | La SRAM |
| La serie: | Se trata de un sistema de control de las emisiones de gases de escape. |
| 18 | |
| Subcategoría: | Memoria y almacenamiento de datos |
| Nombre comercial: | El SRAM de la NBT |
| Tipo de vehículo: | Línea de tuberías/flujo de transferencia de NBT |
T.
La GS8320Z36AGT es una SRAM estática síncrona de 36Mbit.
pipeline de lectura/doble escritura tardía o flujo a través de SRAM de lectura/escritura tardía única, permite la utilización de todo el ancho de banda del bus disponible
El sistema de control de la velocidad de entrada y salida de los circuitos de lectura y escritura es un sistema de control de la velocidad de entrada y salida de los circuitos de lectura y escritura.
el dispositivo síncrono, la dirección, las entradas de datos y las entradas de control de lectura/escritura se capturan en el borde ascendente del reloj de entrada.
El control de orden de explosión (LBO) debe estar atado a un carril de potencia para un funcionamiento adecuado.
puede utilizarse para anular el control síncrono de los controladores de salida y
Los ciclos de escritura son automáticos internamente e iniciados por el borde ascendente de la memoria RAM
Esta característica elimina la generación de pulsos de escritura de chips complejos requeridos por las SRAM asincrónicas y simplifica la generación de pulsos de escritura de chips.
El GS8320Z36AGT puede ser configurado por el usuario para operar en el modo Pipeline o Flow Through.
Funcionando como un dispositivo síncrono de tubería, lo que significa que además del borde ascendente activados registros que capturan la entrada
Para los ciclos de lectura, los datos de salida de la SRAM en tubería son temporalmente
almacenado por el registro de salida desencadenado en el borde durante el ciclo de acceso y luego liberado a los controladores de salida en el siguiente aumento
El GS8320Z36AGT está implementado con la tecnología CMOS de alto rendimiento de GSI y está disponible en una variedad de
JEDEC estándar de 100 pines de paquete TQFP.
Características clave
- La funcionalidad NBT (No Bus Turn Around) permite la utilización del bus de lectura-escritura-lectura de espera cero; Compatible completamente con ambos pines
- Se aplican las siguientes medidas:
- 2.5 V o 3.3 V +10%/~10% de fuente de alimentación del núcleo
- 2.5 V o 3.3 V de alimentación de entrada y salida
- Modo de conducción y flujo configurable por el usuario
- Pin LBO para el modo lineal o interleave Burst
- Pin compatible con dispositivos de 2Mb, 4Mb, 8Mb y 16Mb
- Operación de escritura de bytes (9 bits)
- 3 chips permiten señales para una fácil expansión de profundidad
- Pin ZZ para apagado automático
- Disponible el paquete TQFP de 100 plomo conforme a la Directiva RoHS
Envíe el RFQ
Las existencias:
Cuota de producción:
1pcs
